



Sistemas Digitais Avançados


Prof. Imbiriba

MUX – DEMUX

Compilando e carregando na DE0


INTRODUÇÃO

1. Placa de desenvolvimento ALTERA DE0:



Características:

- Altera Cyclone® III 3C16 FPGA device
- Altera Serial Configuration device – EPCS4
- USB Blaster (on board) for programming and user API control; both JTAG and Active Serial (AS) programming modes are supported
- 8-Mbyte SDRAM
- 4-Mbyte Flash memory
- SD Card socket
- 3 pushbutton switches
- 10 toggle switches
- 10 green user LEDs
- 50-MHz oscillator for clock sources
- VGA DAC (4-bit resistor network) with VGA-out connector
- RS-232 transceiver
- PS/2 mouse/keyboard connector
- Two 40-pin Expansion Headers





2. Codificação – Implementação Prática

PARTE 1:

- 1- Utilize o projeto do mux de 1 bit implementado anteriormente ou digite no quartus II o código da Figura 1 nomeando o arquivo como **mux_4_1.vhd**.


```
1  entity mux_4_1 is
2  port (in0, in1, in2, in3 : in  bit;
3        s0, s1 : in  bit;
4        y : out bit);
5  end mux_4_1;
6
7  architecture hardware of mux_4_1 is
8  begin
9      y <= (in0 and not s1 and not s0) or
10          (in1 and not s1 and s0) or
11          (in2 and s1 and not s0) or
12          (in3 and s1 and s0);
13  end hardware;
14
```

Figura 1 – Código de um multiplexador 4 para 1 em VHDL

- 2- Faça a compilação do circuito clicando no ícone **Start Compilation** da barra de ferramentas superior do quartus II:




- 3- Faça a associação dos sinais de entrada da entidade com os pinos do dispositivo FPGA usado na placa DE0 clicando no ícone **Pin Planner** da barra de ferramentas superior do quartus II:



Utilize as chaves SW9 e SW8 associada aos sinais de seleção do MUX S1 e S0 respectivamente: (SW9->S1) e (SW8->S0). Para o 4 sinais de entrada de cada canal do MUX use as chaves SW0, SW1, SW2, SW3.

A Figura abaixo mostra onde cada chave da placa DE0 está ligada em relação aos pinos da FPGA.



Para realizar a associação dê um click duplo no pino que você quer associar **D2** e nas propriedades do pino selecione o sinal correspondente **in0**.

Top View - Wire Bond
Cyclone III - EP3C16F484C8


Pino D2

Associação

Pin Properties	
Pin number	PIN_D2
Node name:	
I/O Standards	in0
Reserved:	in1 in2 in3 out0 out1 out2 out3 s0
Name	
I/O bank	Row I/O
VREF group	DIFFIO_14p
Edge	LEFT
General function	
Special function	
Pad ID	8
VREF pad ID	10

Realize o mesmo procedimento para associar cada um dos pinos conforme informado acima.

- 4- Faça a associação do sinal de saída da entidade com o pino de saída do LEDGO usado na placa DE0 clicando no ícone **Pin Planner** da barra de ferramentas superior do quartus II. A ligação dos LEDS aos pinos do dispositivo FPGA é mostrado abaixo:



Para realizar a associação dê um click duplo no pino que você quer associar **J1** e nas propriedades do pino selecione o sinal correspondente **Y**.

Top View - Wire Bond
Cyclone III - EP3C16F484C8

Pino J1

Associação

Pin Properties	
Pin number	PIN_J1
Node name	y
I/O Standard	m0
Reserved	in1 in2 in3 s0 s1
Properties:	
Name	
I/O bank	1
VREF group	B1_N1
Edge	LEFT
General function	Row I/O
Special function	DIFFIO_1_12n
Pad ID	29
VREF pad ID	27


- 5- Faça a compilação do circuito novamente clicando no ícone **Start Compilation** da barra de ferramentas superior do quartus II:



- 6- Conecte a placa na USB e faça o download do código compilado clicando no ícone **programmer**:



Ao abrir a tela abaixo, selecione o dispositivo a USB BLASTER como dispositivo de gravação:



Se o arquivo de gravação **.sof** não foi carregado automaticamente, então utilização a opção ->**Add File** para adicionar o arquivo **.sof** na pasta **output_files**.

Uma vez carregado o **.sof** click em ->**Star** para iniciar a carga na placa DE0

7- Observe o funcionamento do circuito na placa DE0.

PARTE 2

- 1- Utilize o projeto do demux de 1 bit implementado anteriormente ou digite no quartus II o código da Figura 2 nomeando o arquivo como **demux_1_4.vhd**.



```
1  entity demux_1_4 is
2  port (input      : in  bit;
3       s0, s1      : in  bit;
4       y0,y1,y2,y3 : out bit);
5  end demux_1_4;
6
7  architecture rtl of demux_1_4 is
8  begin
9      y0 <= input and not s1 and not s0;
10     y1 <= input and not s1 and s0;
11     y2 <= input and s1 and not s0;
12     y3 <= input and s1 and s0;
13 end rtl;
```

Figura 2 – Código de um demultiplexador 1 para 4 em VHDL

- 2- Utilizando o mesmo procedimento realizado na **PARTE1**, faça a carga do circuito na placa DE0 associando as saídas **y3, y2, y1, y0** aos LEDs: **LEDG3, LEDG2, LEDG1, LEDG0** respectivamente.
- 3- Observe o funcionamento do circuito na placa DE0.

PARTE 3

1- Utilize o projeto do mux_demux_4ch de 1 bit implementado anteriormente ou digite no quartus II o código da Figura 4. Esse código VHDL implementa um circuito MUX_DEMUX de 4 canais conforme o diagrama de blocos da Figura 3.




Figura 3 – Diagrama de blocos do circuito mux_demux de 4 canais



```
1 entity mux_demux_4ch is
2 port (in0, in1, in2, in3 : in bit;
3       s0, s1 : in bit;
4       out0, out1, out2, out3 : out bit);
5 end mux_demux_4ch;
6
7 architecture hardware of mux_demux_4ch is
8
9 component mux_4_1
10 port (in0, in1, in2, in3 : in bit;
11       s0, s1 : in bit;
12       y : out bit);
13 end component;
14
15 component demux_1_4
16 port (input : in bit;
17       s0, s1 : in bit;
18       y0, y1, y2, y3 : out bit);
19 end component;
20
21 signal v : bit;
22
23 begin
24 mux: mux_4_1 port map (in0, in1, in2, in3, s0, s1, v);
25 demux: demux_1_4 port map (v, s0, s1, out0, out1, out2, out3);
26
27 end hardware;
```

Criação de componente em VHDL

Definição de um sinal interno à Entidade

Nome ref.

Nome da Entidade

Mapa de ligações – método posicional

Figura 4 – Código VHDL do circuito mux_demux de 4 canais

- 2- Utilizando o mesmo procedimento realizado na **PARTE1**, faça a carga do circuito na placa DE0 associando as saídas **y3, y2, y1, y0** aos LEDs: **LEDG3, LEDG2, LEDG1, LEDG0** respectivamente e as entradas **in3, in2, in1, in0** às chaves **CH3, CH2, CH1, CH0** respectivamente.
- 3- Observe o funcionamento do circuito na placa DE0.

PARTE 4

- 1- Nessa etapa vamos fazer a importação do arquivo que relaciona cada pino do dispositivo FPGA aos periféricos ou dispositivos usados na placa.





Figura 5 – Nome dos pinos associados



Como pode ser observado na Figura 5 cada dispositivos possui um nome associado pelo fabricante e está associado a um pino na Cyclone III. Assim, por exemplo, as 10 chaves são nomeadas de SW0 a SW9 e os 10 leds verdes são nomeados de LEDG0 a LEDG9. Para realizar a importação do arquivo **PIN ASSIGNMENT** disponibilizado pela fabricante da placa, vá na opção **Assignments->Import Assignments...**




- 2- Modifique o código mudando os nomes dos ports da entidade principal de acordo com a correspondência de nomes de cada dispositivo mostrado na Figura 5. Veja que as 10 chaves são nomeadas de SW0 a SW9, e os 10 leds são nomeados de LEDG0 a LEDG9. Portanto, faça as descrições dos sinais de entradas e saídas da entidade principal conforme discriminado abaixo:

Canais de entrada do mux_demux: SW0 a SW3

Seleção dos canais: SW8 e SW9

Saídas do mux_demux: LEDG0 a LEDG3





3- Compilar e carregar na placa DE0.

Gravação do dispositivo

